Dlaczego tak
Dla klasycznych układów CMOS przyjmuje się, że stan wysoki jest pewnie rozpoznawany powyżej ok. 70% napięcia zasilania, czyli ok. 3,5 V przy 5 V, a stan niski — poniżej ok. 30%, czyli 1,5 V. Napięcia pomiędzy tymi progami są nieokreślone. 0,8 V to próg stanu niskiego rodziny TTL, a 5,5 V przekracza zasilanie i może uszkodzić wejście.