Dlaczego tak
Z prawa De Morgana dla bramki NOR ¬(A + A) = Ā oraz ¬(A + 0) = Ā, więc zwarcie wejść albo dołączenie drugiego wejścia do zera daje negator. Dołączenie do stanu wysokiego jest kuszące, bo tak postępuje się z bramką NAND, ale w bramce NOR jedynka na dowolnym wejściu wymusza na wyjściu stałe 0. Wejście niepodłączone w układzie TTL zachowuje się jak stan wysoki, co daje ten sam błąd, a w CMOS jest nieokreślone; sprzężenie wyjścia z wejściem tworzy układ z pamięcią.